CPLD (Complex Programmable Logic Device): Explicado

Por

Publicados

O CPLD (Complex Programmable Logic Device) é composto de unidades de matriz de interconexão programáveis ​​ao redor do centro, das quais a estrutura lógica LMC é mais complexa e possui uma estrutura complexa de interconexão de unidades de E/S. Estruturas de circuitos especiais podem ser geradas pelos usuários de acordo com suas necessidades para completar determinadas funções. Como linhas de metal de comprimento fixo são usadas dentro do CPLD para interconectar cada bloco lógico, o circuito lógico projetado tem previsibilidade de tempo, evitando a deficiência de previsão de tempo incompleta da estrutura de interconexão segmentada. Na década de 1990, os CPLDs se desenvolveram mais rapidamente, não apenas com as características de apagamento elétrico, mas também com recursos avançados, como varredura de borda e programação online. Os CPLDs mais usados ​​da Xilinx e os CPLDs da Altera.

Histórico de Desenvolvimento do CPLD

Na década de 1970, o primeiro dispositivo lógico programável - PLD nasceu. Sua estrutura de saída é uma unidade de macro lógica programável porque seu design de estrutura de hardware pode ser concluído por software (equivalente a projetar manualmente uma estrutura interna local após a construção da casa), portanto, seu design é mais flexível do que os circuitos digitais de hardware puro, mas sua estrutura simples também permite que implementem apenas circuitos menores. Para compensar o defeito de que o PLD só pode projetar circuitos de pequena escala, em meados da década de 1980, um dispositivo lógico programável complexo - CPLD foi introduzido. Atualmente, o aplicativo foi expandido para rede, instrumentação, eletrônica automotiva, máquinas-ferramenta CNC, medição aeroespacial, equipamentos de controle e assim por diante.

Estrutura Básica do CPLD

CPLD é a abreviação de complex programable logic devices, e FPGA é a abreviação de field-programmable gate array. As funções dos dois são basicamente as mesmas, e a programação e outros processos são basicamente os mesmos (os arquivos de programação são diferentes, mas são gerados automaticamente pelo software), mas o princípio de implementação interna e a estrutura do chip são ligeiramente diferentes .

Unidade lógica programável

A função é a mesma da porta de E/S básica do FPGA, mas o escopo de aplicação do CPLD é relativamente limitado, o desempenho e a complexidade da E/S são diferentes dos do FPGA e os padrões de E/S suportados são menores e a frequência é menor.

unidade lógica básica

A unidade lógica básica no CPLD é a unidade macro. A chamada macrocélula é composta por alguns AND, ou arrays mais flip-flops, nos quais o array "AND-OR" completa a função lógica combinacional, e os flip-flops são usados ​​para completar a lógica sequencial. Outro conceito importante relacionado à unidade lógica básica do CPLD é o termo produto. O chamado termo do produto é a saída da matriz AND na macrocélula e seu número indica a capacidade do CPLD. A matriz de termos do produto é, na verdade, uma matriz "AND-OR". Cada cruzamento é um fusível programável. Se estiver ativado, implementa a lógica "E". Geralmente, há uma matriz "OR" após a matriz "AND", que é usada para completar o relacionamento "ou" na menor expressão lógica.

Pool de Roteamento, Matriz de Roteamento

Os recursos de cabeamento no CPLD são muito mais simples do que os do FPGA, e os recursos de cabeamento são relativamente limitados. Geralmente, uma estrutura centralizada de pool de fiação é usada. O chamado pool de fiação é essencialmente uma matriz de comutação, e a conexão entre os itens de entrada e saída de diferentes macrocélulas pode ser concluída amarrando nós. Devido à falta de recursos de interconexão dentro do dispositivo CPLD, algumas dificuldades serão encontradas quando o dispositivo for roteado em alguns casos. Como a estrutura do pool de fiação do CPLD é fixa, o atraso do pino de entrada para o pino de saída do CPLD é fixo, o que é chamado de atraso de pino a pino, expresso como Tpd. O atraso Tpd reflete a frequência mais alta que os dispositivos CPLD podem atingir e também mostra claramente o grau de velocidade do dispositivo CPLD.